вход Вход Регистрация



Термин «операционный усилитель» относится к усилителям постоянного тока с достаточно большим коэффициентом усиления, имеющим дифференциальный вход (два входных вывода) и один общий выход. Они бывают трехкаскадные (дифференциальный усилитель, усилитель напряжения и усилитель мощности) и двухкаскадные (усилитель напряжения и усилитель мощности). Все они выполнены по мостовой (т.е. дифференциальной) схеме, а отличие дифференциального каскада (ДУ) от усилителя напряжения (УН) в их режимах работы: соответственно микроамперной и милиамперный режимы.

 

Название этих усилителей связано первоначальным их применением; главным образом для выполнения различных операций над аналоговыми величинами (сложение, вычитание, интегрирование и др.). Однако благодаря достижениям в области микроэлектроники и широкому выпуску операционных усилителей в интегральном исполнении открылись их более широкие схемотехнические возможности. В настоящее время операционные усилители (ОУ) играют роль многоцелевых элементов при построении аппаратуры самого различного назначения. Они применяются в усилительной технике, устройствах генерации сигналов синусоидальной и импульсной форм, в стабилизаторах напряжения, активных фильтрах и т.д.

Идеальный ОУ обладает следующими параметрами:

– коэффициент усиления по напряжению стремится к бесконечности (КU→∞);

– входное сопротивление стремится к бесконечности (Rвх→0);

– выходное сопротивление стремится к нулю (Rвых→0);

– если входное напряжение равно нулю, то выходное напряжение также равно нулю (Uвх=0 → Uвых=0);

– бесконечная полоса усиливаемых частот(fв = ∞).

Основу ОУ составляет дифференциальный каскад, применяемый в качестве входного каскада усилителя. Выходным каскадом ОУ обычно служит эмиттерный повторитель (ЭП), обеспечивающий требуемую нагрузочную способность всей схемы. Поскольку коэффициент усиления по напряжению эмиттерного повторителя близок к единице, необходимое значение KU ОУ операционного усилителя достигается с помощью дополнительных усилительных каскадов, включаемых дифференциальным каскадом и ЭП. В зависимости от количества каскадов, используемых для получения требуемого значения KU ОУ. В трехкаскадных ОУ входной дифференциальный каскад обычно выполняют с резистивными нагрузками, а в двухкаскадных – с динамическими нагрузками. Помимо этого, операционные усилители могут содержать вспомогательные транзисторные каскады и элементы, предназначенные, например, для сдвига уровней напряжения в тракте усиления, создания источников стабильного тока, отрицательных обратных связей по синфазным ошибкам усиления и т.д.

Схема простейшего трехкаскадного ОУ приведена на рис. 3.1 (микросхема 140УД1).

 

Рисунок 3.1 – Принципиальная схема операционного усилителя (а)

и его условно-графическое обозначение (б)

 

Один из входов усилителя (Uвх н, «+») называется неинвертирующим, а второй (Uвх н, «–») – инвертирующим. При подаче сигнала на неинвертирующий вход приращения выходного сигнала совпадает по знаку (фазе) с приращением входного сигнала. Если же сигнал подан на инвертирующий вход, то приращение выходного сигнала имеет обратный знак (противоположный по фазе) по сравнению с приращением входного сигнала. Инвертирующий вход часто используют для введения в операционный усилитель отрицательных внешних обратных связей.

Рассмотрим работу этой схемы.

Если под действием входных сигналов (показанных на рис. 3.1 в виде полуволн) напряжение на коллекторе транзистора Т6 увеличится (положительная полуволна), то увеличатся также токи Iб , Iэ транзистора Т7. Это приводит к увеличению токов Iб, Iэ транзистора Т9. Напряжение на резисторе R12 повышается, что уменьшается напряжение Uбэ и токи Iб, Iк транзистора Т8. Ввиду возрастания тока Iэ транзистора Т7 и уменьшения тока Iк транзистора Т8 потенциалы базы и эмиттеры транзистора Т9 относительно шины –Ек2 становятся больше +Ек. На выходе усилителя создается напряжение положительной полярности Uвых>0 (на рис. 3.1. показана без скобок).

При снижении напряжения на коллекторе транзистора Т6 токи транзисторов Т7, Т9 уменьшаются, а токи транзистора Т8 увеличиваются. Это приводит к уменьшению потенциалов базы и эмиттера транзистора Т9 относительно шины –Ек2, на выходе усилителя будет действовать напряжение отрицательной полярности Uвых<0 (показана в скобках).

Очевидно, максимальное выходное напряжение Uвых max отрицательной полярности будет близко к –Ек2 = –Ек, а максимальное напряжение положительной полярности U+вых max – к +Ек1 = +Ек.

Достоинства ОУ:

1. Большой коэффициент усиления (105 раз);

2. Большой Rвх (до ГОм);

3. Малое Rвых (до 2÷6 Ом);

4. Большая полоса пропускания (fн = 0, fв сотни и тысячи МГц);

5. Отсутствие паразитных входных и выходных токов;

6. Постоянство амплитуды выходного напряжения;

7. Отсутствие статических, дрейфовых и шумовых ошибок во времени и диапазоне температур;

8. Возможность последовательно включать неограниченное количество ОУ;

9. Низкая себестоимость.

 

Случайные новости

4.1.6 Десятичные сумматоры

Многоразрядные десятичные сумматоры строятся с использованием одноразрядных десятичных сумматоров. Последние выполняют операцию суммирования десятичных цифр ai, bi и переноса Pi+1, формируют на выходах десятичную цифру суммы Si и перенос Pi+1 для передачи в следующий десятичный разряд.

При использовавши десятичной системы счисления цифры разрядов десятичного цикла представляются в двоичной форме 8421 (рисунок 4.15). Двоичные представления десятичных цифр суммируются по правилам сложения двоичных чисел. Если полученная сумма содержит десять или более единиц, то формируется единица переноса для передачи в следующий десятичный разряд, а из суммы вычитаются десять единиц. Наличие в полученной сумме десяти или более единиц выявляется по следующим признакам: появление переноса из разряда P8 при суммировании цифр, наличие 1 в разрядах S8 и S4 либо S8 и S2 в полученной сумме. Необходимую при этом коррекцию суммы с вычитанием из нее десяти единиц удобно производить прибавлением шести единиц (0110) и вычитанием 16 единиц путем отбрасывания переноса, возникающего из разряда P8.

 

Рассмотрим на примерах (35+36); (25+8) и 25+(-26).

 

Пример 1
Тетрада 101 Тетрада 100
0110 1011
1 перенос
0110 коррекция
0111

 

Пример 2
25-8, A=25, B=8. Тетрада 101 Тетрада 100
, тогда 0010
1001
1011 0110
1 коррекция 1 0110 коррекция

 


Пример 3
Тетрада 101 Тетрада 100
25-26=-1, =99-26=73. 0010
0111
1001 результат отриц. в коде доп. к 9
0110 обратный код
1010 преобразование в код 8421

 

Рисунок 4.15 – Схема одноразрядного десятичного сумматора (а);

схема преобразователя кода в дополнение до 9 (б)

 

В соответствии с правилами сложения в десятичной системе счисления, рассмотренными на приведенных примерах, на рисунке 4.15, а представлена схема одноразрядного десятичного сумматора, включающая в себя четырехразрядный двоичный сумматор (ЧДС), схему формирования переноса (СФП) Pi+1 в следующий разряд и схему коррекции суммы (СКС). Последняя представляет собой трехразрядный сумматор, в котором, при Pi+1=1 производится прибавление единицы в разряды нескорректированной суммы с весовыми коэффициентами 2 и 4.

Когда слагаемые (одно либо оба) имеют отрицательные значения, операция суммирования может производиться с использованием для представления таких слагаемых обратного кода (таблица 4.5), который в десятичной системе счисления образуют путем преобразования каждой цифры числа в дополнение до 9. В таблице приведены для десятичных цифр 0,1…, 9 прямые коды и соответствующие им обратные.

© 2019
  • Сайт "Литературка"
  • мы собираем различную техническую, образовательную, научную литратуру