вход Вход Регистрация



Динамические логические элементы были разработаны для устранения недостатков, свойственных потенциальным элементам типа р-МОП. Хронологически они появились после элементов типа р-МОП, но до разработки элементов n-МОП и КМОП. Динамические элементы на транзисторах с р-каналами стали основой создания первых БИС, так как существенное улучшение параметров элементов позволило резко повысить уровень интеграции ИМС на их основе.

Принципы передачи и обработки сигналов, характерные для динамических (импульсных) элементов, могут применяться не только для МОП-структур, но и для биполярных. Хотя ЛЭ на р-МОП по своим параметрам значительно уступают n-МОП и КМОП, динамические ЛЭ получили широкое развитие и применение, поскольку именно в этих схемах проще всего осуществить временное запоминание сигналов на емкостях. Конденсаторы, на которых запоминаются сигналы в динамических элементах на МОП- транзисторах, не нужно специально изготовлять, так как для этой цели используются паразитные емкости, неизбежно возникающие при создании МОП-структур. Известно, что для интегральных схем конденсаторы – нежелательные элементы, занимающие большие площади на кристалле. Запоминание сигналов на паразитных емкостях не нарушает технологичности схем.

Паразитные емкости невелики (пикофарады или их доли), однако и токи, вызывающие перезаряд емкостей через запертые МОП-транзисторы, также малы. В результате время хранения лежит обычно в миллисекундном диапазоне и, следовательно, минимальная частота синхронизирующих импульсов лежит в килогерцовом диапазоне. Сверху эта частота ограничена временами перезаряда запоминающих емкостей через проводящие транзисторы и может достигать десятков мегагерц.

Динамические элементы можно классифицировать по ряду признаков: наличию или отсутствию статистического тока, числу фаз тактирующих импульсов и т.д. Рассмотрим лишь один вариант – элемент четырехфазной логики. В этом случае используются элементы, управляемые двумя фазами, но в общем случае соседние элементы нельзя питать одними и теми же фазами, поэтому система в целом требует четырех управляющих фаз.

На рисунке 1.24, а приведена схема динамического инвертора с двухфазным управлением и перекрытием фаз и временные интервалы фаз тактирующих импульсов (б), поясняющие работу динамического инвертора.

 

 

 

 

 

 

 

 

 

 


Рисунок 1.24 – Схема динамического инвертора с двухфазным управлением

 

На временном интервале 1 возбуждаются фазы Ф1 и Ф2, включая транзисторы VT1 и VT2. Транзистор VTвх на этом интервале заперт независимо от зна­чения входного сигнала х, поскольку па его исток подается отри­цательное напряжение фазы Ф1. Емкости С2 и СЗ заряжаются через включенные транзисторы до напряжения UИП. Емкость С2 — запоминающая, а СЗ — в данном случае паразитная, не нужная для работы инвертора, но наличие которой вынуждает с ней счи­таться. Итак, на интервале 1 происходит безусловный заряд емкостей С2 и СЗ (безусловный в смысле независимости от значения входной переменной).

На интервале 2 прекращается возбуждение фазы Ф1.При этом запирается транзистор VT1 и снимается отрицательное напряжение с истока транзистора VTвх. Теперь процессы в схеме уже зависят от значения входной переменной. Если x=1 (емкость С1 заряжена),то транзистор VTвх проводит и емкости С2 и СЗ разрядятся через проводящие транзисторы VT2 и VTвх до нуля (на данном интервале напряжение на истоке транзистора VTвх равно нулю). Если х=0 (емкость C1 разряжена), то транзистор VTвх заперт, и емкости С2 и СЗ сохранят заряженное состояние – пути для тока разряда не образуется.

Как видно, благодаря чередованию процессов безусловного заряда и обусловленного разряда емкости С2 элемент выполняет операцию инверсии. Инвертирование входного сигнала (состояния емкости С1) сопровождается временной задержкой: выходной сиг­нал формируется в интервале 2, тогда как входной должен быть сформирован на предыдущем интервале.

Динамический инвертор строится на трех транзисторах, но об­ладает важными преимуществами. Для его нормальной работы не требуется определенного соотношения между сопротивлениями ка­налов транзисторов (это схема «без отношения»). Действительно, уровни сигналов единицы и нуля не зависят от отношения сопро­тивлений каналов — при достаточной длительности интервалов действия фаз емкость С2 заряжается практически до уровня на­пряжения питания фазы Ф1, а разряжается до нуля. Поэтому все транзисторы могут изготовляться одинаковыми с минимальными размерами, что экономит площадь кристалла. Далее, в схеме нет статических токов, так как в последовательной цепочке транзистоpoв VT1, VТ2, VTвх всегда имеется хотя бы один запертый. Следова­тельно, нет необходимости ограничивать снизу сопротивления ка­налов и можно применить транзисторы с низкоомными каналами. Это повышает частоту переключения элементов, ускоряя перезаряд емкостей через проводящие транзисторы. И наконец, отсутствие статических токов и потребление токов только для необходимых процессов перезаряда емкостей сводит к минимуму потребляемую схемой мощность.

Таким образом, по перечисленным важным параметрам дина­мический инвертор дает существенный выигрыш. В то же время он имеет более сложную схему и нуждается в системе импульсного фазового питания.

Динамические логические элементы строят, заменяя входной транзистор группой транзисторов, включенных последовательно, параллельно, смешанно.

В элементе ИЛИ-НЕ (рисунок 1.25, а) вместо входного транзис­тора включена параллельная группа ВХ1 ...VTBХm. Если хотя бы одна из входных переменных имеет единичное значение, емкость выходного узла на интервале 2 разрядится через транзистор, управляемый этой переменной. Единичный сигнал сохранится на выходе схемы только при пулевых значениях всех входных переменных.

 

 

 

 

 

 

 


Рисунок 1.25 – Схема динамического элемента ИЛИ-НЕ (а)

и элемента, выполняющего операцию (б)

 

На рисунке 1.25, б показана схема, выполняющая операцию

При проектировании схем на динамических элементах следует установить правила передачи сигналов от одного элемента к дру­гому, учтя характер выходных сигналов элементов на различных временных интервалах четырехфазного цикла. На первом интевале происходит безусловный заряд выходной емкости, выход не имеет информативного характера. В то же время к концу этого интервала необходимо сформировать входной сигнал, так как он понадобится в следующем интервале. На втором интервале проис­ходит обусловленный разряд выходной емкости, выход вновь не имеет определенного значения и не может быть использован для управления следующими элементами. На третьем и четвертом интервалах выход приведен в стабильное логическое состояние и может быть использован для управления другими элементами.

Особенно удачно реализуются на динамических элементах сдви­гающие регистры, состоящие из повторяющихся разрядных схем, каждая из которых представляет собой два последовательно включенных инвертора, т. е. просто элемент задержки.

Динамические элементы, как уже говорилось, стали основой для созда­ния первых БИС. Разработка схем высокого уров­ня интеграции и далее оставалась сферой применения динамических элементов. Элементы малого уровня интеграции на динамических элементах не изготовляются. В последующие годы, после разработки схем на МОП-транзисторах с п-каналами и усовершенствования параметров схем типа КМОП, стало возможным строить схемы высокого уровня интеграции и на потенциальных элементах, что позволяет сокращать число транзисторов, затрачиваемых на реализацию схемы. В настоящее время БИС па потенциальных элементах распространяются все шире. Следует отметить, что в современных проектах встречается гибкое использование одновременно динамических и статических элементов для улучшения параметров в целом.

 

© 2018
  • Сайт "Литературка"
  • мы собираем различную техническую, образовательную, научную литратуру