вход Вход Регистрация



Для улучшения параметров и качества БИС и СБИС применяют различные варианты схем ТТЛ, И2Л, ЭСЛ и их комбинация.

Требования, предъявляемые к параметрам элементов в БИС и СБИС имеют специфику, определяемую условиями, в которых работают эти элементы. При этом существенно разные требования предъявляются к элементам во внутренней структуре БИС (СБИС) и элементам, на их входах и выходах. Если допустимая мощность, рассеиваемая кристаллом БИС или СБИС, составляет Ркр, а площадь кристалла равна Акр, то получим ограничения на потребляемую мощность Р и площадь отдельных элементов:

 

(2.1)

(2.2)

 

где Nэл – число элементов, – доля занятой ими площади.

Значения Ркр?2…5Вт и Aкр?2050мм2 ограничиваются конструкторско-технологическими факторами и возрастают относительно медленно. В то же время требования к функциональной сложности цифровых микросхем растут очень быстрыми темпами. Для реализации функций современных цифровых микросхем: микропроцессоров, микро-ЭВМ и др. требуются тысячи логических элементов, расположенных на одном кристалле. Увеличение степени интеграции достигается совершенствованием технологии, которое позволяет уменьшить размеры и улучшить параметры компонентов, и развитием схемотехники, в результате которого разрабатываются новые виды схем, имеющие меньшие потребляемую мощность и площадь, более высокое быстродействие.

Условие (2.1) наиболее легко выполняется при использовании элементов КМДПТЛ, для которых Р=0. Из остальных типов элементов наименьшие значения Р имеют схемы И2Л. Выполнить условие (2.2) проще всего при использовании элементов И2Л и МДПТЛ, имеющих наименьшую площадь. Поэтому наиболее высокая степень интеграции Ки=4—5 достигается в СБИС использующих в качестве элементной схемы И2Л, МДПТЛ. Элементы ТТЛ (в том числе с диодами Шотки) и ЭСЛ, имеющие более высокие значения Р и Акр, но и меньшую величину задержки переключения t3, служат элементной базой быстродействующих микросхем с меньшей степенью интеграции, которая составляет Ки=3 в современных БИС. Для создания быстродействующих микросхем со степенью интеграции Ки>3 необходимо увеличить быстродействие элементов И2Л, МДПТЛ, КМДПТЛ и уменьшить мощность и площадь элементов ТТЛ, ЭСЛ.

Одним из перспективных способов повышения быстродействия и снижения мощности элементов биполярных БИС является уменьшение перепада логического сигнала Uл и напряжения питания. Однако при их использовании падает помехоустойчивость микросхем, что усложняет проектирование и применение цифровых систем. Поэтому целесообразно использовать сигналы с малым перепадом Uл внутри микросхем, где помехи относительно малы, и сигналы с повышенным перепадом U?л при передаче информации по внешним цепям, где возможны значительные помехи. Для реализации двух значений логического перепада в БИС используются элементы трех видов: элементы с малым логическим перепадом Uл во внутренней структуре БИС, входные буферные элементы с относительно высоким порогом переключения, обеспечивающие необходимую помехоустойчивость по отношению к помехам во внешних цепях, мощные выходные буферные элементы, формирующие во внешних цепях достаточно большой перепад U?л.

В микросхемах ТТЛ в качестве входных трансляторов используются схемы со сложным инвертором либо их упрощенные варианты (рисунок 2.3, а – в), занимающие меньшую площадь. Транслятор на рисунке 2.3, а имеет меньшую задержку переключения, чем транслятор на рисунке 2.3, б, но более высокий уровень . Поэтому для переключения последующих схем с простым инвертором необходимо повысить их порог включением диода VD, в эмиттерную цепь (рисунок 2.3, а). В трансляторе на рисунке 2.3, в используется горизонтальный или вертикальный р-п-р транзистор VT0, включенный по схеме с общим коллектором. Благодаря этому входной ток I0вх уменьшается в (В'+1) раз, где B' — коэффициент усиления тока p-n-p транзистора, а ток I1вх=0. Диод VD0 служит для пропускания тока Iбр1 из базы транзистора VT1 при поступлении на вход низкого потенциала U0, благодаря чему ускоряются его запирание и переключение схемы.

Рисунок 2.3 – Входные (а, б, в) и выходной (г) трансляторы ТТЛ

В качестве выходных трансляторов в микросхемах ТТЛ чаще всего используются схемы со сложным инвертором, которые обеспечивают достаточно большую величину Uл=3В, значительные выходные токи I0н тах, I1н min и относительно высокое быстродействие при большой емкостной нагрузке Сн (десятки и сотни пФ). Если выходы нескольких микросхем ТТЛ подключаются в общей внешней линии связи (магистрали), то выходные трансляторы должны иметь третье, «отключенное», состояние.

Если сигнал с выхода микросхемы поступает на какой-либо элемент индикации: лампу, светодиод, жидкокристаллический индикатор и т.п., - то в качестве выходного каскада используется схема ТТЛ с «открытым коллектором» (рисунок 2.3, г). В состоянии Uвьк=U0=Uост2 замыкается выходная цепь и зажигается элемент индикации, например лампа. Если используются высоковольтные элементы индикации (газонаполненные индикаторы), работающие при напряжении Е1=50…100В, то выходной транзистор VT2 должен иметь высокое пробивное напряжение Unp.KЭ > Еи, что достигается благодаря соответствующему проектированию его физической структуры. Если схема обеспечивает достаточно высокое значение максимального выходного тока I0 н mаx, то можно подключать к ее выходу светодиоды, управляющие обмотки реле и другие исполнительные устройства срабатывающие при протекании тока.

Для согласования параметров элементов ТТЛ и И2Л на входах микросхем И2Л в качестве трансляторов включаются буферные инверторы (рисунок 2.4, а).

Рисунок 2.4 – Входной (а) и выходной (б) трансляторы И2Л

 

Сопротивление R0, R1 выбираются из условия отпирания транзистора VT1 при Uвх=U1вх. Выходным транслятором служит элемент И2Л с подключенным внешним резистором Rв (рисунок 2.4, б), сопротивление которого выбирается из условия:

(2.3)

 

где – уровень «1», который требуется обеспечить во внешней цепи; – максимальный ток, отпираемый нагрузкой. Транзисторы VT0 и VT1 выходного транслятора должны иметь достаточно высокие значения коэффициентов , чтобы обеспечивать выполнение условия насыщения (2.3) при токе , где – максимальная величина тока, поступающая от нагрузки при Uвых=U0.

При использовании данных трансляторов микросхемы И2Л и ТТЛ совместимы по входным уровням U0, U1 т.е., выходные сигналы одной из них можно непосредственно использовать для переключения другой и наоборот. Поэтому микросхемы И2Л и ТТЛ часто используются в цифровых устройствах совместно.

Большинство схем трансляторов имеет существенно более высокие значения потребляемой мощности Pкр и площади Акр, чем элементы внутренней структуры БИС. Поэтому при их применении возрастает площадь кристалла и рассеиваемая мощность:

 

(2.4)

(2.5)

 

где nв – число логических входов и выходов микросхемы; значения , достигает 3–5. Для уменьшения Ркр и Акр при проектировании БИС стремятся обеспечить чтобы

В ЦИМ на элементах МДПТЛ и КМДПТЛ возможность уменьшения потребляемой мощности ограничивается значениями порогового напряжения Е?(2-3)U0. В этих микросхемах снижение Е и соответственно перепада Uл не приводит к повышению быстродействия, так как наряду с уменьшением перепада напряжения на паразитной емкости Сп возрастают постоянные времени ее перезаряда , где b – удельная крутизна МДП-транзисторов. Поэтому в БИС и СБИС на МДП-транзисторах все элементы обычно имеют одинаковое напряжение питания Е.

Поэтому выходные элементы этих транзисторов реализованы со сложными инверторами, входной элемент как инвертор-усилитель на биполярном транзисторе (см. раздел 1.8 и подраздел 1.8.2).

Для внутренних элементов СБИС с целью получения высокой плотности их размещения применяют простые схемы без сложных выходных каскадов, поскольку такие элементы работают при известных заранее и фиксированных нагрузках. Для связи с внешними нагрузками в составе элементов СБИС имеются обычно специальные периферийные буферные элементы, обеспечивающие более высокую выходную мощность.

 

 

3 ПРЕОБРАЗОВАТЕЛЬНЫЕ УСТРОЙСТВА

Преобразовательные устройства – это функциональные узлы комбинационного типа: преобразователи кодов, мультиплексоры и демультиплексоры, шифраторы и дешифраторы, компараторы и прочие.

 

Случайные новости

10.2. Геометрия конической прямозубой передачи

В ортогональной конической передаче межосевой угол S=d1+d2 , где d1 – угол при вершине делительного конуса шестерни, а d2 – угол при вершине делительного конуса колеса. Если число зубцов шестерни z1, а колеса z2, то

(10.1)

Модуль в разных нормальных перерезах не является постоянным, однако за стандартный берут модуль во внешнем нормальном перерезе зубцов (на поверхности дополнительного конусу). Он обозначается me и называется внешним главным модулем.

Согласно ДЕСТ 13754-81 для me ? 1 мм регламентируют такие параметры п о ч а т к о в о г о к о н т у р в:

угол профиля зубцов

коэффициент высоты головки зубца

радиального зазора

высоты ножки зубца .

 

Размеры конических колес (рис. 10.2) определяются по формулам:

внешняя высота головки зубца

ножки зубца

радиальный зазор

внешний делительный диаметр (10.2)

вершины зубцов (10.3)

впадины зубьев (10.3)

внешнее конусное расстояние (10.4)

среднее конусное расстояние (10.5)

средний круговой модуль (10.6)

средний делительный диаметр (10.7)

внешнее конусное расстояние

(10.8)

делительный диаметр

внешний ; (10.9)

средний ; (10.10)

Для оценки прочности заменяем коническую передачу эквивалентной цилиндрической (рис.10.3)

Рис.10.3. К замене конических колiс эквивалентными цилиндрическими колесами

Начальные цилиндры эквивалентных колес будут развертками дополнительных конусов в среднем перерезе зубцов.

Параметры эквивалентных колес:

модуль

ширина венца

делительный диаметр (10.11)

Известно, что , , тогда имеем эквивалентное число зубцов

. (10.12)

Передаточное число

(10.13)

© 2019
  • Сайт "Литературка"
  • мы собираем различную техническую, образовательную, научную литратуру