вход Вход Регистрация



3.3.1 Мультиплексоры

Мультиплексор – коммутатор логических сигналов, обеспечивающий передачу информации, поступающей по нескольким входным линиям связи, на одну выходную линию (рисунок 3.14, a). Выбор вход­ной линии Аi осуществляется в соответствии с поступающим адресным кодом. При наличии m адресных входов можно реализовать M=2m комбинаций адресных сигналов, каждая из которых обеспечивает выбор одной из М вводных линий. Мультиплексор состоит из дешифратора адреса входной линии, схем И и схемы объединения ИЛИ. Функциональная схема мультиплексора приведена на рисунке 3.12, б. Двоичный код, воздействующий на адресные входа, откроет одну из схем И, которая соединит с выходом соответствующую входную линию. При этом информация на выходе определяется состоянием выбранного входного канала и не зависит от состояния других каналов.

Рисунок 3.14 – Принцип работы мультиплексора (а), принцип реализации (б)

Мультиплексор «4>1», выполненный на элементах И-ИЛИ-НЕ, показан на рисунке 3.15, а.

 

Рисунок 3.15 – Схема мультиплексора «4>1» на элементах И-ИЛИ-НЕ (а),

схема управления кодом «1 из N» (б), пример обозначения (в)

 

В условных графических обозначениях функция мультиплексирования именуется MUX (от слова multiplexor). Пример обозначения для мультиплексора «4>1» показан на рисунке 3.15, в.

Управление мультиплексором может производиться не только с помощью двоичного кода, но и кодом «1 из N». В этом случае число управляющих входов увеличивается становится равным числу информационных входов (рисунок 3.15, б). Такой режим мультиплексора используется, в частности, в межразрядных цепях реверсивных счетчиков и регистров.

В сериях микросхем встречаются мультиплексоры «4>1», «8>1», «16>1» Мультиплексоры на большее число входов, как правило, приходится строить из мультиплексоров меньшей размерности. Если необходим мультиплексор «N>1», а имеются ИМС с числом входов N1, то потребуются L ИMC, где L= ¬N/N1-, которые совместно обеспечат нужное число входов. Для каждой ИМС разрядность управляющего кода составит n1=log2N1, тогда как разрядность управляющего кода всей схемы в целом равна n= ¬log2N- . Число разрядов, равное разности п-ni, используется для организации поочередной передачи выходов отдельных ИМС и общий выходной канал. При этом имеет значение тип выходного каскада ИМС. Если это каскады обычного типа, то потребуется дополнительно объединяющий мультиплексор на выходе схемы (рисунок 3.16).

 

Рисунок 3.16 – Наращивание размерности мультиплексора

 

Функционирование такой схемы покажем на конкретных примерах. Пусть, например, управляющий код равен 10101. Значит, на выходах мультиплексоров первого яруса будут сигналы с их пятых информационных входов (y2y1y0=101). На выходной мультиплексор подается управляющий код 10, и на выход схемы попадает сигнал x2 выходного мультиплексора, т. е. пятый выход третьего мультиплексора, номер которого равен 21, что и соответствует двоичному числу 10101. Если ИМС имеют выходы с тремя состояниями, то можно непосредственно объединять эти выходы, а поочередное подключение ИМС к выходной цепи осуществить с помощью дешифратора, управляющего стробирующими входами ИМС (рисунок 3.17). Недостаток такого способа наращивания схем – суммирование емкостей в выходном узле, что в ряде случаев (например, для схем на МОП-транзисторах) может существенно снизить быстродействие мультиплексора.

Рисунок 3.17 – Наращивание размерности мультиплексора,

имеющего выходные каскады с тремя состояниями

 

Мультиплексоры можно использовать для синтеза логических функций от нескольких переменных (x1, x2, …, xn). Если число адресных входов мультиплексора mадр, то из общего числа n переменных функции mадр можно подать на адресные входы. Тогда на информационные входы мультиплексора через дополнительную логическую схему подаются n-mадр переменных. Структуру такой логической схемы можно определить табличным метолом или с помощью диаграмм Вейча.

 

© 2018
  • Сайт "Литературка"
  • мы собираем различную техническую, образовательную, научную литратуру