вход Вход Регистрация



В цифровых устройствах применяются одноразрядные сумматоры на два и на три входа. Сумматор на два входа называют полусумматором (ПС), а на три входа – полным одноразрядным сумматором (ПОС).

Полусумматорами называют устройства с двумя входами и двумя выходами, на которых вырабатываются сигналы суммы и переноса согласно формулам

 

Полусумматор реализует лишь часть задачи суммирования, так как не учитывает третьей входной величины – переноса из соседнего младшего разряда в данный.

Учитывая, что ПС реализует только часть задачи, в цифровой технике ПОС обычно называют одноразрядными сумматорами.

Одноразрядные сумматоры (ОС) имеют три входа и обеспечи­вают сложение разрядов слагаемы ai и bi с переносом из преды­дущего разряда pi-1 (таблица 4.1).

Таблица 4.1 – Схема переноса

В таблице скобками объединены строки, отличающиеся инвер­тированием аргументов. Видно, что при этом инвертируются и значения функций суммы и переноса. Обозначив вектор аргументов X, можно записать

 

 

Функции, обладающие указанным свойством, называются само­двойственными.

Функции, реализуемые ПС и КОС, представлены выражениями и в таблицах истинности соответственно:

 

 

Таблица 4.2 – Таблица состояния ПС Таблица 4.3 – Таблица состояния ПОС

a b S? p?
0 0 0 0
1 0 1 0
0 1 1 0
1 1 0 1

 

a b c S p a b c S p
0 0 0 0 0 1 1 0 0 1
1 0 0 1 0 0 1 1 0 1
0 1 0 1 0 1 0 1 0 1
0 0 1 1 0 1 1 1 1 1

 

 

 

где a, b, c – суммируемые числа; S? и S – сумма ПС и ПОС Р? и P – перенос ПС и ПОС

На рисунке 4.2 показана реализация ПОС на элементах И-ИЛИ-НЕ. Пользуясь законами алгебры логики, можно по-разному преобразовывать выражения IIOС и получить много вари­антов реализации функций суммы и переноса:

(4.1)

 

В зависимости от вида базовой функции, выполняемой цифровой интегральной микросхемой И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ и т.д., для реализации сумматора могут быть взяты за основу различные выражения. Так последнее выражение может быть положено в основу ПОС на элементах И-НЕ, при этом ,где .

Рисунок 4.2 – Одноразрядный сумматор с парофазными входами: а) – на элементах

И-ИЛИ-НЕ; б) – на элементах И-НЕ; в) – на элементах И-ИЛИ-НЕ и И-НЕ

 

Быстродействие ПОС характеризуется временем установления выходных сигналов суммы S и переноса P после установления сигналов на входе. На рисунке 4.2, б приведена фундаментальная схема ПОС на элементах И-НЕ. Задержка формирования cyммы S и переноса составляет 5tзд.ср Применяя элементы И-ИЛИ-НЕ, можно построить ПОС, схема которого показана на рисунке 4.1, в. Быстродействие этой cxeмы определяется временем задержки формирования суммы, равной 4tзд.ср, а переноса – 3tзд.ср.

В качестве примечания можно отметить следующее, что многовариантность реализации функций суммы и переноса (4.1) нужно учитывать особенности конкретной серии ИМС (типа используемой схемотехники). При построении ОС на элементах ТТЛ сигнал переноса можно получить всего на одном элементе (например, К155ЛР3) типа 2-2-2-3И-4ИЛИ-НЕ. Будет реализовано соотношение, соответствующее выработке инвертного значения переноса .

Выражение для Si непосредственно быть реализовано не может, если в серии элементов нет микросхемы типа 3-3-3-3И-4ИЛИ-НЕ. Поэтому следует попытаться уменьшить число букв в конъюнкциях, входящих в формулу для Si. Идея в том, чтобы использовать полученное значение переноса как вспомогательный аргумент при вычислении Si.

Составим таблицу для Si как функции четырех аргументов – ai, bi, p-1 и pi (таблица 4.4).

 

ai bi pi-1 pi si
1 0 0 1

 

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1

 

0

0

1

Таблица 4.4 – Таблица для суммы si

ai bi pi-1 pi si
0 0 0 0

 

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

0

 

1

1

0

1

 

В таблице против наборов аргументов, являющихся нереальными (например, единичное значение переноса pi при нулевых значениях всех входных переменных), проставлены неопределенные значения функции, которые можно трактовать произвольно.

Так из таблицы 4.1 следует

 

(4.2)

 

А при использовании полученного выражения значения переноса как вспомогательный аргумент, построив карту Карно (рисунок 4.3), получим:

 

(4.3)

 

Схема ОС, построенного по формулам (4.2) и (4.3) показана на рисунке 4.4, а, а условное обозначение одноразрядного сумматора на рисунке 4.4, б.

 

Рисунок 4.3 – Карта Карно для суммы как функции четырех аргументов

Рисунок 4.4 – Схемная реализация (а) и условное обозначение (б)

одноразрядного сумматора

 

Быстродействие одноразрядных сумматоров оценивают задержками распространения сигналов по четырем трактам: «слагаемое – сумма», «слагаемое – перенос», «перенос – сумма» н «перенос – перенос».

Для рассмотренного ОС справедливо

 

,

 

Быстродействующие ОС можно получить па элементах типа ЭСЛ. Функции суммы и переноса зависят от трех аргументов, поэтому осуществима их реализация на многоярусном переключателе тока. Для непосредственной реализацин функции па многоярусном переключателе их следует выразить в виде инверсии логической суммы наборов аргументов, соответствующих нулевым значениям функции.

 

В данном случае

 

Наряду с каноническим решением, состоящим в реализации полученных выражений на двух трехъярусных переключателях, можно применить более экономичную по числу транзисторов структуру ЭСЛ.

 

© 2018
  • Сайт "Литературка"
  • мы собираем различную техническую, образовательную, научную литратуру