вход Вход Регистрация



Последовательные сумматоры преобразуют последовательные коды слагаемых в последовательный код суммы этих слагаемых. Сложение начинается с младшего разряда и выполняется поразрядно последовательно за столько тактов, сколько разрядов содержится в числе. В состав многоразрядного сумматора последовательного действия, кроме комбинационного одноразрядного сумматора, применяют три сдвигающих регистра для двух слагаемых A и B и для результата S, триггер переноса TrP и схемы управления вводов и выводов чисел (рисунок 4.14).

 

Рисунок 4.14 – Последовательный n-разрядный сумматор

 

Два суммируемых числа загружаются в регистры A и B по последовательным и параллельным входам. Триггер переноса первоначально установлен в 0, следовательно C=0. сигнал суммы записывается в регистр сдвига S. Каждый сигнал переноса, вырабатываемый сумматором, появляется на выходе P и запоминается триггером переноса. Тактовый импульс вводит бит суммы в регистр S и одновременно сдвигает на один разряд регистры A и B. Кроме того, он вносит значение переноса P и TrP, в результате чего на входе С всегда действует значение разряда переноса, имевшее место при сложении двух предыдущих разрядов. Так суммируются все разряды двоичных чисел и результат записывается в регистр S. Этот результат можно считать по параллельным или последовательным выходам. Основное достоинство такого сумматора – малое количество оборудования; к недостаткам относится малое быстродействие, т.к. время суммирования двух n-разрядных чисел , где T – период следования тактовых импульсов.

 

© 2017
  • Сайт "Литературка"
  • мы собираем различную техническую, образовательную, научную литратуру