вход Вход Регистрация



Традиционным для цифровых устройств (конкретно в ЭВМ) является выше рассмотренный способ, т.е. способ перемножения чисел на основе последовательных сдвигов операндов и параллельного сложения полученных после сдвигов частичных произведений. Для множительных устройств такого типа разработаны варианты реализации, позволяющие экономно использовать оборудование, работающее под управлением микропрограмм.

Это матричные множительные устройства высокого быстродействия, но более сложные аппаратурно. Они выпускаются в виде ИМС высокого уровня интеграции, т.е. принадлежат к типовым функциональным узлам широкого применения.

Структура матричных умножителей тесно связана со структурой математических выражений, описывающих операцию умножения.

Пусть имеются два целых двоичных числа без знаков и (на примере четырехразрядных). Перемножение этих чисел выполняется по выше рассмотренной схеме

 

a3 a2 a1 a0
b3 b2 b1 b0
a3b0 a2b0 a1b0 a0b0
+ a3b1 a2b1 a1b1 a0b1
a3b2 a2b2 a1b2 a0b2
a3b3 a2b3 a1b3 a0b3
p7 p6 p5 p4 p3 p2 p1 p0

 

 

Согласно схеме произведение выражается числом

 

 

Члены вида aibj, где и , вырабатываются параллельно во времени с помощью конъюнкторов. Сложение в столбцах (суммирование многих слагаемых) можно выполнять различными способами, а время суммирования будет практически определять и время умножения.

Блоки матричных перемножителей могут быть просто множительными (МБ) или множительно-суммирующими (МСБ). Множительный блок для перемножения четырехразрядных операндов (рисунок 4.21, а) содержит 16 конъюнкторов и 12 одноразрядных сумматоров.

Для МБ с одинаковыми разрядностями операндов числа конъюнкторов и одноразрядных сумматоров выражаются соответственно формулами n2 и n(n-1) (n – разрядность операндов).

 

Рисунок 4.21 – Структуры матричного множительного блока (а);

множительно-суммирующего блока (б); его условное обозначение (в)

 

МСБ реализует операцию P=AB+C+D. Для операндов и предусматриваются дополнительные входы (рисунок 4.21, б). Условное обозначение МСБ показано на рисунке 4.21, в (для примера показан МСБ с m=4 и n=2).

Для МБ и МСБ (рисунок 4.21) максимальное время умножения определяется наиболее длинной цепью передачи сигнала (правая диагональ плюс нижний ряд матрицы). При перемножении двух n-разрядных чисел

 

 

где tк – задержка конъюнктора; tsm время суммирования в одноразрядном сумматоре.

Нижний ряд матрицы есть в сущности параллельный сумматор с последовательным переносом. Если заменить его сумматором с параллельным переносом, то время выполнения операций сократится до

 

 

где tсп - время суммирования в сумматоре с параллельным переносом.

Матричные умножители большой размерности строят нз модулей меньшей размерности, в качестве которых можно использовать как МБ, так и МСБ. В первом случае потребуются дополнительные модули специальных сумматоров поразрядной структуры (Wallace trees), имеющиеся в некоторых сериях ИМС. Во втором случае дополнительные модули не требуются.

 

© 2017
  • Сайт "Литературка"
  • мы собираем различную техническую, образовательную, научную литратуру