вход Вход Регистрация



JK -триггером называют ПУ с двумя устойчивыми состояниями и двумя входами J и K, которое при усло­вии JK = 1 осуществляет инверсию предыдущего состояния (т.е. при JK = 1, ), а в остальных случаях функционирует как RS -триггер, при этом вход J эквивалентен входу S, а вход K – входу R. Логическое уравнение JK- триггера имеет вид

Простейший вариант JK-триггера пока­зан на рис.5.9,а, реализация JK-триггера на элементах И и И-НЕ – на рис.5.9,б.

Рис.5.9. JK-триггер

При поступлении на вход J или K сигнала логической "1" триггер через соответствующую схему совпадений устанавливается в единичнoe, если J=1, или нулевое, если K=1, состояние. При JK=1 триггер всегда переходит в противоположное состояние т.е. принцип работы JK-триггера аналогичен работе триггера Т-типа (см. рис.5.7). Триггер JK-типа относится к раз­ряду универсальных триггеров, поскольку на его основе можно по­лучить триггеры RS-, D- и T-типа (рис.5.9,в,г,д). На рис.5.3,б изображена схема синхронного JK-триггера на элементах И-НЕ, синхронизируемого фронтом с 0 на 1, а на рис.5.3, в – на элементах ИЛИ-НЕ, синхронизируемого фронтом с 1 на 0. Характеристическая таблица JK-триггера имеет вид табл.5.5.

Таблица 5.5.

Qn —> Qn+1 J K
0 —> 0 0 *
0 —> 1 1 *
1 —> 0 * 1
1 —> 1 * 0

 

5.2.5. Двухступенчатые триггерные устройства

В регистровых и пересчетных схе­мах широко используются двухступенчатые триггерные устройства (ДТУ). Двухсту­пенчатые триггерные устройства, как правило, выполняются на основе синхронных триггеров RS-, D- и JK-ти­пов по схеме “M – S”. В соответствии с этим способом ДТУ выполняются на двух триггерах –M (Master - основной) и S (Slave - вспо­могательный). Основной триггер M принимает информацию, а вспомо­гательный триггер – S фиксирует состояние ДТУ. При этом основной и вспомогательный триггеры могут быть либо однотипными (оба триггера RS- или D-типа), либо разнотипными.

Двухступенчатые триггеры RS -типа. Один из вариантов схемы ДТУ RS-типа, построенного по схеме “M – S”, показан на рис.5.10. Особенность этой схемы состоит в том, что в цепь между основным и вспомогательным триггером включается инвертор, обеспечивающий однотактный режим ДТУ и осуществляющий блокировку перезаписи ин­формации во вспомогательный триггер во время записи информации в основной триггер. При этом RS-триггер тактируется сигналом логической “1”. Для записи в триггер состояния “1” (Qs=1) на его входы необходимо подать комбинацию сигналов S=1, R=0. При поступлении тактирующего импульса C=1 (по переднему фрон­ту 0/1) основной триггер по входу установится в состояние "1", а вспомогательный триггер останется в начальном состоянии "0" (Qt = 0). После окончания тактирующего импульса C=0 (по задне­му фронту 1/0) на выходе инвертора через интервал времени ∆t = tзд ср появится уровень “1”, и вспомогательный триггер примет состояние основного. Для записи в триггер состояния "0" (Qs=0) на его входы необходимо подать комбинацию сигналов R=1 и S=0.

Комбинация сигналов R = S = С = 1 для ДТУ типа RS является запрещенной. Для устойчивой работы схемы необходимо, чтобы дли­тельность тактирующего импульса tи ≥ 3t зд.ср.

Рис.5.10. Двухступенчатый RS-триггер и

временная диаграмма его работы в режиме Т-триггера

Для построения Т-триггера на основе ДТУ типа RS выходы Qs и подключаются к входам R и S, а на тактовый вход подают импульсы счета C, Работа T-триггера происходит аналогично работе ДТУ RS-типа, только в этом случае ролъ информационных сигна­лов выполняют сигналы с выходов Qs и вспомогательного тригге­ра. При этом каждый счётный импульс обеспечивает перевод основ­ного триггера в состояние, противоположное вспомогательному, а после окончания действия С вспомогательный триггер принимает состояние основного. Быстродействие ДТУ типов RS и Т опреде­ляется при t > 3tзд ср, значением Fр = 1/6 tзд ср..

Другой вариант схемы RS-ДТУ с запрещающими связями на элементах И-НЕ изображен на рис.5.11. Особенность этой схемы состоит в том, что во время действия ТИ одновременно с записью входной информации в основной триггер с его вентилей B1, B2 по­ступают запрещающие сигналы на вентили В3, В4 вспомогательного триггера, блокирующие перезапись информации из основного тригге­ра во вспомогательный. После прекращения действия тактирующего импульса эта блокировка снимается и происходит запись состояния основного триггера во вспомогательный. Схема такого триггера на элементах ИЛИ-НЕ строится аналогично, но управляется тактовым импульсом с уровнем логического "0".

Рис.5.11. Двухступенчатый RS-триггер с запрещающими связями и

временная диаграмма его работы в режиме Т и JK-триггера

 

Для работы схемы в режиме T-триггера необходимо подать сигналы c выходов Qs и на входы R и S cоответственно. Быстродействие триггера T-типа определяется из выражения Fр = 1/7 tзд ср при tи ≥ 3tзд ср. Для асинхронной установки RS-ДТУ используются входы S и R основного триггера, заправляемые уровнями “0” для схемы на элементах И-НЕ и для схем на элементах ИЛИ-НЕ. Одновременная установка вспомогательного триг­гера не обязательна, так как в нормальном положении схемы (С=0) он повторяет состояние основного триггера. При работе схемы в режиме T-триггера в качестве сигналов переноса и заема используются выходы вентильных элементов В1 и В2.

Двухступенчатые триггеры JK-типа. ДТУ JK-типа реализуется на основе RS-ДТУ подключением выходов Qs и к входам R и S соответственно и добавлением двух входов J и K параллельно входам S и R (рис.5.11). При C=0 схема находится в состоянии Q независимо от уровня сигналов на входах J и K так как закрыты B1 и В2. При J=0, K=C=1 триггер устанавливается в состоя­ние "0", а при J = C = 1 и K = 0 – в состояние “1”. При J = K = C =1 (т.е. при объединении J и K входов и подаче на них “1”) 'получим схему T-триггера.

Двухступенчатые триггеры Д-типа. ДТУ Д-типа применяются для построения однотактных счетчиков, сдвиговых регистров, распре­делительных устройств и т.д. При построении ДТУ Д-типа в основ­ном применяется схема М-S. На рис.5.12 показана схема ДТУ D -типа построенного на двух синхронных Д-триггерах по схеме "M-S" с запрещающими связями.

При С=0 состояние триггера не изменяется. При комбинации сигналов на входах Д = С = 1 происходит запись "1" в основной триг­гер и одновременно осуществляется блокировка записи информации во вспомогательный триггер за счет действия запрещающей связи с выхода В1 на входы вентилей В3 и В4. При Д = 0 и С = 1 в основной триггер записывается "0", а перепись во вспомогательный блокирует­ся уровнем “0” с выхода B2. Когда C=0, блокировка снимается (на входах B3 и B4 в этом случае уровень "1") и вспомогательный триггер принимает состояние основного. При работе схемы в режиме счетного Т-триггера выход подключается к входу Д, а на тактирующий вход С подаются импульсы счета. Быстродействие Д-триггера в режиме Т–триггера определяется выражением Fр = 1/7tзд.ср при tи ≥ 3t зд. ср.

Рис.5.12. Двухступенчатый триггер D-типа с запрещающими связями

и временная диаграмма его работы

5.3. Триггеры и триггерные устройства на МОП-транзисторах

Триггеры на МОП-транзисторах по структуре построения практически не отличаются от триггеров, реализованных на типовых биполярных ЦИМ И-НЕ, ИЛИ-НЕ. Триггеры RS – D – T – JK – типа на МОП-структурах можно реализовать на основе МОП-транзисторов p-, n-типа или КМОП-транзисторах, выполняющих функции И-НЕ, ИЛИ-НЕ. Однако есть и некоторые особенности специфичные МОП-структурам, которые можно показать и на ДДУ на МОП-транзисторах, т.к. они состоят из двух триггеров: основного и вспомогательного.

На рис.5.13 показана схема RS-триггера на МОП-транзисторах p-типа, построенная по схеме "M-S" с дополнительным инвертирующим элементом B1 (VT16, VT17). Тактировка осуществляется импульсами с уровнем "1". Рассмотрим работу триггера. Пусть в исходном состоянии Qs=1, и необходимо триггер перевести в состояние Qs=0. Для этого подадим сигналы R=1 и S=0. При C=0 на выходе инвертора B1 (VT16, VT17) действуют уровень "1", который обеспечивает формирование одинаковых состояний в основном и вспо­могательном триггерах ( Qм = 1, Qs = 1). Поступивший тактирую­щий импульс C=1 формирует уровень "0" на выходе B1 (VT17), что приводит к отключению вспомогательного триггера от основного. Тактирующий импульс открывает вентильный транзистор VT13 основного триггера, и, поскольку он будет открыт (так как R=1), триг­гер перейдет в состояние QH = 0. После окончания импульса C (C=0) уровень "1" с выхода B1 (VT17) откроет вентили (VT5 VT7) вспомогательного триггера и перепишет состояние основного триг­гера во вспомогательный, т.е. RS-триггер перейдет в состояние "0" (QS=0, =1). Построение T-триггера на базе RS-триг­гера обеспечивается включением перекрестных связей с выхода Qs – на вход R и выхода – на вход S. Быстродействие RS-тригге­ра в режиме T-триггера определяется выражением 1/5 tзд ср при tu ≥ 2tзд ср. Рассмотренная схема RS-триггера относится к схемам на МОП-транзисторах статического типа.

Рис.5.13. Схема статического синхронного двухступенчатого

RS-триггера на МОП-транзисторах

5.3.1. Триггеры на МОП-транзисторах динамического и квазистатического типа

В настоящее время на МОП-транзисторах большое распростране­ние получили схемы триггеров динамического и квазистатического типа, в которых используется одно из специфических свойств МОП-транзистора, обусловленное высоким входным сопротивлением МОП-транзистора по затвору (Rвх ≥ 1012 Ом), и вытекающая из этого свойства возможность хранения заряда на паразитной емкости за­твора в течение определенного времени. Особенностью динамических триггеров на МОП-транзисторах является то, что они требуют по­стоянного тактирующего питания как во время процесса записи ин­формации в триггер, так и во время ее хранения. При этом сущест­вует минимальная частота ( F m/n = 1...10 кГц) импульсов тактирую­щего питания динамического триггера, которая определяется посто­янной времени разряда паразитной емкости затвора МОП-транзистора. Квазистатические триггеры на МОП-транзисторах в период хранения информации не требуют тактирующего питания. Для обеспечения за­писи информации в триггер требуются тактирующие импульсы ограни­ченной длительности, которые должны быть меньше постоянных време­ни заряда и разряда паразитных емкостей затворов МОП-транзисто­ров схемы.

Рис.5.14. Схема двухфазного квазистатического D-триггера на

МОП-транзисторах

Двухфазные квазистатические Д-триггеры на МОП-транзисторах. В состав схемы квазистатического Д-триггера (рис.5.14) входят три инвертора НЕ2, НЕ3, НЕ4 и три вентильных МОП-транзистора (В1, В2, В3). МОП-транзисторы в вентильном включении (B1, В2, В3) обеспечивают передачу уровня "1" по цепи сток-исток при поступ­лении разрешающего уровня "1" на затвор транзистора. Схема форми­рования фазовых импульсов выполнена на инверторе НЕ5, при этом фаза Ф1 совпадает с основным тактирующим импульсом C, а фаза Ф2 является ее инверсией.

При отсутствии ТИ (C=0) B1 закрыт (так как Ф1=0), В2 и В3 открыты (так как Ф2=1). Пусть в исходном состоянии Q=1, тогда на выходе НЕ3 будет "0", а на выходе НЕ2 - "1". При открытом В3 уровень Q соответствует уровню на НЕ2. Пусть на входе Д=0, тог­да при поступлении ТИ (С=Ф1=1) откроется B1 и закроются В2, В3, так как Ф2=0. В результате будет разорвана внутренняя связь че­рез В2, и инвертор НЕ4 будет отключен от НЕ3. Поскольку B1 открыт и Д=1 на выходе НЕ2 формируется "0", а на выходе НЕ3 - "1".

Уровень выхода Q во время действия ТИ останется прежним Q=1, так как заряд паразитной емкости затвора Сп останется без измене­ния. После окончания ТИ (С=Ф1=0) закроется В1 и откроются B2, B3, так как Ф2=1. Это приведет к замыканию обратной связи и перебро­сит триггер в состояние Q=0. Исходя из минимально возможного времени заряда (разряда) Сп через закрытый В3 (затвор-исток) можно определить минимально допустимую длительность тактового им­пульса tти, если сопротивление закрытого транзистора вентиля В3 Rвх ≥ 108 Ом а Сп = 1пФ, то t = Rвз Сп =100 мкс. Тогда для получения высокого быстродействия t ТИ << τ , т.е. t ТИ =1... 10 мкс.

Для преобразования Д-триггера в Т-триггер необходимо вы­ход Q соединить с входом Д. При этом вход С становится счетным входом T-триггера. Схема двухфазного Д-триггера на КМОП-транзисторах повторяет структуру Д-триггера на МОП-тразисторах.

Трехфазные квазистатические Д-триггеры на МОП-транзисторах.

Трехфазный Д-триггер (рис.5.15,а) выполнен на двух инверторах НЕ1, НЕ2 и трех вентилях B1, В2 и В3. На рис.5.15,б показана схе­ма формирователя фазовых импульсов Ф1, Ф2, Ф3. Фаза Ф1 совпадает с тактовым импульсом С, а фазы Ф2 и Ф3 инверсны по отношению к Ф1, причем Ф3 более "медленная", чем Ф1 и Ф2. Это обеспечи­вается за счет большой постоянной времени заряда паразитной ем­кости Cп3, подключенной к выходу фазы Ф3. Формирование "1" на выходе фазы Ф3 происходит всегда после формирования "1" на вы­ходе фазы Ф2, так как заряд Сп3 осуществляется через VT1 и VT2, в то время как заряд паразитной емкости Сп2 фазы Ф2 происходит через VT1.

Рис.5.15. Схема трехфазного квазистатического D-триггера

Пусть в исходном положении (при С=Ф1=0 и ==1) триггер находится в состоянии Q=1. Рассмотрим процесс записи сигнала Д=0. При поступлении ТИ (C=1) фаза Ф1=1 откроет вен­тиль B1, а уровень "0" фаз и закроет B2 и B3. Поскольку триггерная связь между инверторами HE1 и HE2 будет разорвана, то на выходе НЕ1 сформируется "1", так как на вход Д подан "0". Уро­вень на выходе НЕ2 останется без изменения (Q=1), так как пара­зитная емкость Сn не будет изменять своего заряда во время дей­ствия ТИ (C=1). После окончания действия ТИ (C=0) вентиль B1 закроется (Ф1=0), а затем откроется В2, так как сформируется Ф2=1 и Д-триггер перейдет в состояние Q=0. Это новое состояние Д-триггера будет зафиксировано включением обратной связи (В3 откроется сигналом =1). Таким образом, трехфазный Д-триггер осуществляет прямую запись информации, поступающей на вход Д. Для построения Т-триггера необходимо подключение к выходу Q до­полнительного инвертора НЕ3, выход которого необходимо соединить со входом Д.

© 2018
  • Сайт "Литературка"
  • мы собираем различную техническую, образовательную, научную литратуру