вход Вход Регистрация



Как было сказано выше, что на МОП – транзисторах широкое применение получили схемы триггеров динамического и квазистатического типа с возможностью хранения заряда на паразитной емкости затвора в течение определенного времени. Рассмотрим принцип работы параллельно-последовательного регистра, выполненного на квазистатических Д-триггерах, изображенного на рис.7.6. Регистр обеспечивает сдвиг вправо и параллельную запись кода числа. В ее состав входит три Д-триггера и общий формирователь трехфазной сети ТИ.

а)

б) в)

Рис. 7.6. Схемы последовательного регистра на квазистатических

Д-триггерах (а), формирователя фаз (б) и диаграмма фаз (в)

Рассмотрим процесс параллельной записи трехфазного кода числа В = 011, т.е. в1 = 0, в2 = 1, в3 = 1. Для его записи в регистр необходимо подать Ф = 1, который открывает вентили В2 – разрядных Д-триггеров. Поскольку Ф = 1, то во 2-м и 3-м разрядах на установится уровень «0» и так как в1 = 0, то в 1-м разряде на установить уровень «1». Во время действия Ф = 1 на выходах формируются уровни «0», которые закрывают по затворам вентили обратных связей VT5 и VT6. В результате на выходах Q на время длительности ТИ сохраняются прежние уровни за счет сохранения заряда на паразитной емкости Сп затвора транзистора VT4. После окончания действия Ф = 0 закрываются вентили В2 всех Д-триггеров, однако напряжение на входах разрядных триггеров не изменяется, так как сохраняется заряд на паразитной емкости Сп цепи затвора транзистора VT3. Формирование уровней «1» на выходах фаз. происходит со сдвигом во времени: вначале быстрая фаза включает вентиль VT5, а затем медленная фаза включает вентиль VT6 цепи обратной святи тригера. В результате чого логический уровень на выходе будет равен инверсии уровня на выходе тригера, т.е. в данном случае: , а , а , а ; , а Q3 = 1. Таким образом, произошла запись параллельного кода числа В.

Сдвиг записанного в регистр кода на один разряд вправо произойдет при поступлении сигнала Ф1сд = 1, который откроет вентили В1 всех разрядных Д- триггеров. Поскольку А = 0, Q3 =1, Q2 =1, Q1 =0, то на 1-м, 2-м и 3-м разрядах установятся уровни на Во время действия Ф1сд = 1 на выходах устанавливаются уровни которые закрывают по затворам вентили VT5 и VT6. В результате на выходах на время длительности ТИ сохраняются прежние уровни за счет сохранения заряда на паразитной емкости Сп затвора транзистора VT4. После окончания действия Ф1сд = 0 закрываются вентили В1 всех Д-триггеров, однако напряжение на входах разрядных триггеров не изменяется, так как сохраняется заряд на Сп в цепи затвора VT3. Формирование «1» на происходит со сдвигом во времени: вначале быстрая фаза включает вентиль VT5, а затем медленная фаза включает вентиль VT6 цепи обратной связи триггера. В результате в регистре будет записан код Q1 = 1, Q2 = 1 и Q3 =0, т.е. произойдет сдвиг кода числа на один разряд вправо.

Регистры квазистатического типа работают в широком диапазоне частот от fmin ~ 0 до fmax ~ 4МГц. Недостатком квазистатических регистров является постоянное потребление мощности Д-триггерами в режиме хранения информации. По этой причине широкое распространение получили регистры на МОП-транзисторах с динамическим режимом хранения информации, что позволило значительно снизить потребляемую мощность.

В динамических регистрах используется свойство МОП-транзисторов длительное время сохранять заряд на паразитной емкости затвора Сп, и если в квазистатических регистрах это свойство используется лишь в процессе записи информации, то в динамических регистрах оно используется в процессе записи и хранения информации. На рис.7.7 изображена схема четырехтактного динамического регистра на МОП-транзисторах р-типа, каждый разряд которого выполняется на шести транзисторах VT1.VT6. Разряд регистра построен на основе двух инверторов: первый – на транзисторах и второй – на транзисторах . Тактовые импульсы Т1 и Т2 поступают на затворы транзисторов соответственно, а импульсы Т3 и Т4 – на затворы транзисторов Затвор транзистора является входом разряда, затвор транзистора связан с выходом первого инвертора , выход второго инвертора Qn является выходом iго разряда.

Рассмотрим процесс записи числа В в регистр (пусть в1=1). При поступлении тактового импульса Т1 откроется и происходит заряд в цепи затвора до уровня «1» После окончания ТИ Т1 поступает Т2, который откроет и поскольку открыт уровнем в1=1, то емкость будет разряжена (Qn = 0). Затем поступает ТИ Т3,открывает , через который заряжается входная емкость следующего разряда регистра. После окончания ТИ Т3 поступает Т4, открывающий . Поскольку закрыт уровнем то емкость на входе (n+1)-го разряда остается заряженной до уровня Qn = 1. В результате действия четырехтактной серии импульсов код числа, поступивший на вход В, записывается в старший разряд регистра.

Рис. 7.7. Схема четырехтактного динамического сдвигающего регистра

Достоинство динамического регистра на МОП-транзисторах – малая потребляемая мощность. Обусловлено это тем, что в процессе работы транзисторы каждого инвертора не бывают никогда одновременно открыты. Обеспечивается это за счет временного сдвига между тактирующими импульсами Т1, Т2, Т3, Т4. Поэтому ток не протекает от источника питания через транзисторы к шине «земля». Отсутствие сквозного тока уменьшает среднюю мощность, потребляемую схемой, по сравнению с квазистатическими регистрами.

Общий недостаток схем динамических регистров – ограничение нижнего частотного диапазона (fmin = 1…10кГц) из-за конечного времени хранения заряда (логических уровней) на паразитных емкостях МОП-транзисторов. Кроме того, эти регистры требуют сложных распределителей ТИ. Динамические регистры широко применяются в качестве цифровых линий задержки в устройствах с последовательной обработкой информации и последовательных ОЗУ сверхбольшой емкости.

© 2018
  • Сайт "Литературка"
  • мы собираем различную техническую, образовательную, научную литратуру