вход Вход Регистрация



Любая булева функция может быть представлена одной из НФ. Эти формы используют ограниченное число элементарных булевых функций.

Например: для СДНФ такие функции .

Следовательно, существуют системы ФАЛ с помощью которых можно аналитически представить любую сколь угодно сложную булеву функцию. Проектирование ЦА основано на знании таких систем ФАЛ из которых можно построить произвольный ЦА.

 

Базисом, функционально полной системой булевых функций (ФПСБФ) называют совокупность таких булевых функций , что произвольная ФАЛ может быть записана в виде формулы через функции этой совокупности.

ФПСБФ:

Определим свойства, которыми должна обладать функция, составляющие ФПСБФ. Рассмотрим предполные классы ФАЛ. Проведённые исследования показали, что предполных классов – 5, а для построения ФПСБФ необходимо и достаточно, чтобы её функции не содержались полностью ни в одном из 5 предполных классов.

Предполные классы ФАЛ:

1. класс функций, сохраняющих const 0

2. класс функций, сохраняющих const 1

3. класс самодвойственных булевых функций

4. класс линейных булевых функций

5. класс монотонных булевых функций

Функции класса 2. Если функция на единичном наборе = 1, то говорят, что она сохраняет единицу .

Функция класса 1. – .

Функции класса 3. ФАЛ называют самодвойственной, если на каждой паре противоположных наборов она принимает противоположные значения, то есть

Функции класса 4. К линейным ФАЛ относятся функции, которые могут представить в виде , где .

Функции класса 5. ФАЛ называют монотонной, если при любом возрастании набора значения этой функции не убывают.

Теорема Поста-Яблонского. Для того, чтобы система ФАЛ была функционально полной, необходимо и достаточно, чтобы она содержала хотя бы одну функцию:

- не сохраняющую 0,

- не сохраняющую 1,

- не являющуюся линейной,

- немонотонную,

- не самодвойственную.

 

Рассмотрим примеры ФПСБФ:

 

Функция классы
00 01 10 11
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0 + + + + +
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0 + + + + +
1 1 1 1

 

Функции и являются ФПСБФ. Из таблицы можно получить и другие ФПСБФ:

 

 

 

Случайные новости

1.5 Системный контроллер ВК28

Системные контроллеры КР580ВК28 и КР580ВК38

Микросхемы КР580ВК28 и КР580ВК38 выполняют функции сис­темного контроллера и шинного формирователя, осуществляют фор­мирование управляющих сигналов обращения к ОЗУ или к устройст­вам ввода/вывода (УВВ) и обеспечивают прием и передачу 8-раз­рядной информации между шиной данных микропроцессора и системной шиной.

Отличие микросхемы КР580ВК28 от микросхемы КР580ВК38 состоит в формировании сигналов , . Микросхема КР580ВК28 формирует эти сигналы относительно сигнала «За­пись», а микросхема КР580ВК38 - относительно сигнала «Строб состояния», что позволяет при применении в микропроцессор­ной системе микросхемы КР580ВК38 использовать ЗУ и УВВ с более широким диапазоном быстродействия. Структурная схема КР580ВК28 и КР580ВК38 представлена на рис. 1.13. Двунаправлен­ный шинный формирователь осуществляет буферирование 8-разряд ной шины данных и автоматический контроль направления передачи данных. Подключение системного контроллера к шине данных мик­ропроцессора осуществляется с помощью двунаправленных выводов D0 - D7, к системной шине - с помощью двунаправленных выводов DB0 - DB7. При необходимости с помощью сигнала «Управ­ление системной шиной» выводы DB0 - DB7 системного контроллера могут быть переведены в состояние «Выключено».

Риcунок 1.13 - Структурная схема КР580ВК28 и КР580ВК38

 

Таблица 1.3

Номер вывода Обозначение Назначение
6, 8, 10, 12,

 

15 17, 19, 21

D0-D7 Шина данных
5, 7, 9, 11,

 

13, 16, 18, 20

DB0-DB7 Системная шина
1 Строб состояния
2 HLDA Подтверждение захвата
3 Запись
4 DBIN Прием
11 GND Общий
22 Управление системной шиной
23 Подтверждение прерывания
24 MFMR Чтение памяти
25 I/OR Чтение УВВ
26 Запись в память
27 Запись в УВВ
28 Ucc +5 В

 

Регистр состояния выполнен на шести D-триггерах и предназна­чен для хранения информации о состоянии микропроцессора, посту­пающей по шине данных D0 - D7 Запись в регистр состояния осу­ществляется по сигналу , поступающему в начале каждого ма­шинного цикла.

Декодирующая матрица в зависимости от режима работы мик­ропроцессора, зафиксированного в регистре состояния, и входных управляющих сигналов HLDA, , DBIN формирует сигнал «Подтверждение прерывания» или сигналы чтения/записи при обра­щении к ОЗУ или УВВ. Назначение выводов микросхем КР580ВК28 и КР580ВК38 приведено в табл. 1.3.

© 2019
  • Сайт "Литературка"
  • мы собираем различную техническую, образовательную, научную литратуру